课程设计 数字钟的设计

数字钟的设计

任务：

运用555，74LS90，74LS49，74LS00等基本逻辑器件设计一个数字钟

要求：

1． 2． 3． 4．

设计脉冲信号源（秒脉冲） 显示0’00’’~9’59” 具备校时功能

设计2种（或以上）方案，并比较优劣，加以详细说明和

计算元件参数

5．

附加特殊功能设计（报时功能）

目的：

我们设计的数字钟能够自己产生一个秒脉冲源，能够显示零分零秒到九分五十九秒，并含分校时功能和秒清零功能。

器件：

555一个，750Ω电阻21个，1.5MΩ电阻一个，105电容一个，74LS90三片，74LS49三片，74LS00一片，数码管三个。

原理图：

方案二：

方案一：

方案二在实现校时步骤较多，先将秒计数器清零，然后移除由秒计数器Qc传给分计数器的脉冲CP1,将555产生的秒脉冲传给分计数器CP1，过程简单并且可以省去与非门，但难以在电路图上直接画出，意思不太明了。

方案一在实现时借助与非逻辑门来实现，基本逻辑过程还是一样的。但因为有了开关，电路图意思明了，唯一的遗憾是还要三个与非门。 综合以上两个方案，我们决定采用方案一来实现。（实验器材中与非门的芯片）

实验原理：

利用555设计一个多谐振荡器，其产生的秒脉冲触发74LS90计数，一个60进制的秒计数器和一个10进制的分计数器，校时电路采用秒清零后分计数，最后通过74LS49译码在数码管上显示输出。

优缺点：

采用555设计的多谐振荡器，其振荡频率与实际的数字钟频率略有出入，但可以通过校时装置校时。 单元电路：

1．

振荡器

多谐振荡器也称无稳态触发器，它没有稳定状态，同时毋须外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。用555实现多谐振荡，需要外接电阻R1，R2和电容C，并外接+5V的直流电源。 电路图如下：

只需在+Ucc端接上+5V的电源，就能在3脚产生周期性的方波。 原理：

555的内部电路图如下图所示：

接通电源后，它经过电阻和对电容C充电，当上升略高于

时，比较器C1的输出为“0”，将触发器置“0”，为“0”。这时， ＝1，放电管T导通，电容C通过下降略低于

和T放电，

下降。当

时，比较器C2的输出为“0”，将触发器置“1”，

又经过和

又由“0”变为“1”。由于＝0，放电管T截止，

对电容C充电。如此重复上述过程，为连续的矩形波。

第一个暂稳状态的脉冲宽度

（＋

，即从充电上升到

）C

所需的

）Cln2＝0.7（＋

第二个暂稳状态的脉冲宽度需的时间：

，即从放电下降到所

Cln2＝0.7

振荡周期

T=

振荡频率

+

0.7(＋2

C

)C

2.计数器

要实现秒计数，须设计一个60进制计数器；要实现分计数，须设计一个10进制计数器。74LS90是二-五十进制计数器，所以设计一个60进制秒计数器要用两个74LS90，当计数状态一到01100000立即清零。因为90有反馈清零端，所以用反馈清零法。

先介绍以下74LS90：

功能表如下：

秒计数器是60进制，所以秒计数器的电路图如下：

分计数器是十进制，所以只需要将74LS90接成十进制即可。电路图如下：

所以整个计数器电路图如下图：

3.译码显示

从74LS90来的信号要显示在数码管上，需要经过译码，译码所用的芯片是74LS49-BCD七段译码器。芯片图如下：

逻辑符号图：

功能表如下图：

常用的七段显示器件：

半导体数码管将十进制数码分成七个字段，每段为一发光二极管。半导体数码管（或称LED数码管）的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光线。单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体数码管，其管脚排列如下图所示。

74ls49与七段译码器的连接：

2．

校时电路

校时电路所用的芯片是74LS00，如下图所示：

逻辑符号图：

功能表如下图：

显然Y=

，能够实现校时电路所用的与非门。校时时可先将

秒计数器清零，在接通开关，分计数器在脉冲的作用下计数，实现校时。

安装与调试过程：

在刚开始安装的过程中，因为我们以前实验所用的译码器一直是74LS48，所以想当然的把74LS49当做48来用，把电阻串在49和数码管之间。安装完了之后，迫不及待的接通电源，可是数码管竟然亮都不亮，究竟哪出了问题呢？只有一步步的检查了，首先检查数码管，直接把数码管接上高低电平，数码管还是没有反应，难道不成数码管全坏了？这可是刚发下来的数码管啊！！为什么老师给我们发的是74LS49？难到说49另有玄机？接下来我们只有先查一下49了。因为手边的资料有限，所以我们只有上网查了。网上的资料非常有限，特别是关与49的。工夫不负有心人，终于让我们找到了49的资料-也就是上面所示的电阻接法。可是为什么呢？百思不得其解，我们只有去请教老师了。老师给我们说了什么集电极开路，还有听也没听说过的OC门。原来74LS49是集电极开路，必须拉上拉电阻。原因还是要

看集电极开路门电路（OC门）内部电路图，在TTL与非门电路中将T4解掉换成电阻Rc（如下图）：

其逻辑功能并没有改变，仍有

A=B=1， T5导通，输出端为低电平Y=0。

A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平YvOH＝3.6V），Y=1。

由R4取代T4，显然逻辑功能未变，但速度大为降低。

把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将Rc接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把Rc接进去，任其集电极开路，该电路不具备正常的逻辑功能）。这种电路称为集电极开路门电路——简称OC门。用如下符号表示：

OC门的最大特点是具有线与功能。几个OC门共用一个Rc（输出端并接在一起），其输出为单个OC门输出之积（与）。

难怪我们直接串上电阻，数码管毫无动静呢？我们把电路板上的电阻重新接了一遍，再接通电源，数码管终于亮起来了，可是显示的却是豪无章法的乱码，而且数码管只跳一下。看来是把数码管的管脚给接错了，还有振荡器可能接成了单稳态振荡器。说干就干，跟想的没错，果然是管脚接错了，数字终于出来了。看来555还有问题，仔细查了一遍，原来少接了一个电阻，构成了单稳态振荡器。立即接上一个电阻，数字钟终于出来了，但因为所给的电阻电容偏大，造成振荡频率偏小。试了一下校时电路，基本满足要求。我们又检查了一遍电路，把一些管脚没接好的接的牢固一点，接的美观一点。这样整个数字钟就出来了。

收获和体会：

在整个数字钟的设计过程中，自己从中学到了不少东西，更深一步掌握了时序逻辑电路。电路虽然简单，但连接起来还是经常有管脚接错的地方。自己从中也学到了不少知识，特别是OC门电路，这在课本中根本没有提及。加强了理论知识与实践统一的能力，加强了自己的动手操作能力，为以后的电路设计打好基础。